

(11)Publication number:

07-199873

(43) Date of publication of application: 04.08.1995

(51)Int.CI.

G09G 3/36 G02F 1/133

(21)Application number : **05-353901** 

(71)Applicant: CASIO COMPUT CO LTD

(22)Date of filing:

29.12.1993


(72)Inventor: KANBARA MINORU

# (54) LIQUID CRYSTAL DISPLAY DEVICE

## (57) Abstract:

PURPOSE: To realize a liquid crystal display device capable of reducing a current consumption by without transferring data of the whole amount of a display area (the amount of the whole number of pixels) even when a character, etc., are relatively so large that they are displayed by almost the unit of n×n dots.

CONSTITUTION: In this liquid crystal display device 20, scanning lines G1 to Gn and data lines DL1 to DLn are arranged and TFT elements 3 as switching elements and pixel capacitors 4 are arranged at intersectings of these lines in a matrix shape on a glass substrate 21. Further, data lines DL1 to DLn are connected to a data side shift register 9 via a driver circuit 7 and a latch circuit 8 and also a data transfer clock CPH and data DATA are inputted to the data side shift register 9 from a controller 22 and the controller 22 performs a control outputting the data transfer clock CPH and data DATA so that data fetched in the latch circuit 8 are written in pixels of the amount of (n) lines and the data transferring operation of the shift register 9 are stopped in the period of (n-1) scannings.



### LEGAL STATUS

[Date of request for examination]

20.06.1995

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 2759108 [Date of registration] 20.03.1998

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁(JP)

# (12) 公開特許公報(A)

庁内整理番号

(11)特許出願公開番号

# 特開平7-199873

(43)公開日 平成7年(1995)8月4日

(51) Int.Cl.<sup>6</sup>

識別記号

FΙ

技術表示箇所

G 0 9 G 3/36

G02F 1/133

550

審査請求 未請求 請求項の数3 FD (全 6 頁)

(21)出願番号

特願平5-353901

(71) 出願人 000001443

カシオ計算機株式会社

(22)出願日 平成5年(1993)12月29日

東京都新宿区西新宿2丁目6番1号

(72)発明者 神原 実

東京都八王子市石川町2951番地5 カシオ


計算機株式会社八王子研究所内

#### (54) 【発明の名称】 液晶表示装置

#### (57)【要約】

【目的】 n×nドットを単位程度で表示するような比較的大きな文字等でも表示エリア全体分(全画素数分)のデータを転送することなく低消費電流化を図ることができる液晶表示装置を実現する。

【構成】 液晶表示装置20は、ガラス基板21上に、走査ラインG1~Gnと、データラインDL1~DLn、それら各交点にスイッチング素子としてのTFT素子3と画素容量4とをマトリックス状に配置し、データラインDL1~DLnは、ドライバ回路7及びラッチ回路8を介してデータ側シフトレジスタ9に接続するとともに、データ側シフトレジスタ9には、コントローラ22からデータ転送クロックCP及びデータDATAが入力され、コントローラ22は、ラッチ回路8に取り込んだデータをnライン分の画素に書き込み、(n-1)走査期間中はシフトレジスタ9のデータ転送動作をストップさせるようにデータ転送クロックCP及びデータDATAを出力する制御を行なうようにする。



#### 【特許請求の範囲】

【請求項1】 基板上に形成された走査ラインとデータ ラインの各交点に画素電極をマトリックス状に配置した 液晶表示装置において、

画像データを一時的に保持するラッチ回路と、

前記ラッチ回路に保持された画像データを複数ラインに 書き込むように制御する制御手段と、

を具備したことを特徴とする液晶表示装置。

【請求項2】 基板上に形成された走査ラインとデータ 液晶表示装置において、

入力された画像データをデータ転送クロックによりシフ トして出力するシフトレジスタと、

前記シフトレジスタから出力された画像データを一時的 に保持するラッチ回路と、

前記ラッチ回路に取り込んだ画像データをnライン分の 画素に書き込み、(n-1)走査期間中は前記シフトレ ジスタのデータ転送動作を停止させるように制御する制 御手段と、

を具備したことを特徴とする液晶表示装置。

【請求項3】 前記制御手段は、1ライン分のデータ転 送が終えた後、(n-1)走査期間中は前記シフトレジ スタのデータ転送動作を停止させ、(n-1)走査期間 後中もゲートラインの走査を行なうようにしてn ライン に同一データを書き込むように制御することを特徴とす る請求項2記載の液晶表示装置。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、液晶プロジェクタ、液 晶テレビ等に用いられる液晶表示装置に係り、詳細に は、アクティブマトリックスパネルを用いた液晶表示装 置に関する。

[0002]

ぞれ接続している。

【従来の技術】アクティブマトリクス型表示(active m atrix display)方式では、各画素に非線形能動素子を 配置することによって余分な信号の干渉を排除し、高画 質を実現することができる。

【0003】従来、表示装置、特に、液晶表示パネルを 用いた表示装置は、図3にアクティブマトリックスLC Dバネル駆動回路部の回路構成を示すように、m行n列 40 に配列された走査ライン1とデータライン2の各交点に スイッチング素子3と画素容量4とをマトリックス状 (図3では代表的に1組のみ図示する。) に配置し、各 走査ライン1をドライバ回路5を介して走査側シフトレ ジスタ6に、各データライン2をドライバ回路7及びラ ッチ回路8を介してデータ側シフトレジスタ9に、それ

【0004】とのアクティブマトリクス表示方式では、 片方の電極基板の内向面にマトリクス電極と、複数の画

ング素子として、例えばTFT(thin film transisto r) 素子を配置して、スイッチング素子をマトリクス駆 動し、スイッチング素子3を介してそれぞれの画素容量 4をスイッチする。上記ドライバ回路5及びシフトレジ スタ6は、ゲートドライバ9を構成し、ドライバ回路 7、ラッチ回路8及びシフトレジスタ9は、ドレインド

ライバ11を構成する。

【0005】シフトレジスタ6には、垂直同期信号のV 及びデータ転送クロックとなる垂直用クロック信号CK ラインの各交点に画素電極をマトリックス状に配置した 10 が入力され、シフトレジスタ6は、ドライバ回路5を介 して各走査ライン1に順次走査信号を出力し、この走査 信号は、1水平走査期間(63.5μs)、すなわち1 H期間で、順次ハイレベルになることにより、各走査ラ イン1に接続されているスイッチング素子3をオンさせ て、当該走査ライン1に接続されている画素を順次選択 駆動する。

> 【0006】また、シフトレジスタ9には、データ転送 クロック(水平用クロック信号)CPH及びデータDAT Aが入力され、シフトレジスタ9は、データ転送クロッ 20 クCPHによりデータDATAをシフトしてラッチ回路8 に出力する。

【0007】ラッチ回路8は、ラッチ信号LPによりシ フトレジスタ9からの出力データを取り込んでラッチす る。

【0008】ドライバ回路7は、ラッチ回路8によりラ ッチされた表示データを増幅してデータライン2に供給 し、当該データライン2を充電する。そして、この表示 信号は、そのとき選択されている走査ライン1に接続さ れているスイッチング素子3を介して、当該走査ライン 30 1に接続されている画素容量4に印加される。

【0009】上記アクティブマトリックスLCDパネル 駆動回路部は、図4に示すタイミングで駆動される。

【0010】図4に示すように、ドレインドライバ11 は、1ライン分のデータ転送をシフトレジスタ9によっ てデータ転送クロックCPHで行ない、このシフトレジス タ9出力をラッチ回路8に出力する。一旦、ラッチ回路 8にラッチ信号LPによりデータを取り込んでから、ド ライバ回路7を介してアクティブマトリックスLCD部 に表示信号を供給する。

[0011]

【発明が解決しようとする課題】したがって、このよう な従来の表示装置にあっては、図4に示すように表示デ ータが各走査期間中、常にシフトレジスタ9内で転送し 続けることになるため、n×nドットを単位とするよう な比較的大きな文字等では、表示エリア全体分(全画素 数分)のデータをLCDに供給する必要があり、消費電 流が大きいという問題点があった。例えば、縦4倍横4 倍の倍角表示例を図5のA1~A4に示すように、縦4 倍横4倍の倍角表示では4×4=16ドット全てが同一 素容量(画素電極)4と、との画素容量4毎にスイッチ 50 表示となり、とのような大きな文字等では、表示エリア

全体分(全画素数分)のデータをLCDに供給する必要 があるため、消費電流が大きくなってしまうことにな

【0012】そこで本発明は、n×nドットを単位程度 で表示するような比較的大きな文字等でも表示エリア全 体分(全画素数分)のデータを転送することなく低消費 電流化を図ることができる液晶表示装置を提供すること を目的としている。

#### [0013]

【課題を解決するための手段】請求項1記載の発明は、 上記目的達成のため、基板上に形成された走査ラインと データラインの各交点に画素電極をマトリックス状に配 置した液晶表示装置において、画像データを一時的に保 持するラッチ回路と、前記ラッチ回路に保持された画像 データを複数ラインに書き込むように制御するようにし

【0014】請求項2記載の発明は、基板上に形成され た走査ラインとデータラインの各交点に画素電極をマト リックス状に配置した液晶表示装置において、入力され た画像データをデータ転送クロックによりシフトして出 20 ライバ11を構成する。 力するシフトレジスタと、前記シフトレジスタから出力 された画像データを一時的に保持するラッチ回路と、前 記ラッチ回路に取り込んだ画像データをn ライン分の画 素に書き込み、(n-1) 走査期間中は前記シフトレジ スタのデータ転送動作を停止させるように制御する制御 手段とを備えている。

【0015】前記制御手段は、例えば請求項3に記載さ れているように、1ライン分のデータ転送が終えた後、

(n-1) 走査期間中は前記シフトレジスタのデータ転 送動作を停止させ、(n-1)走査期間後中もゲートラ 30 トレジスタ6の各出力端子に接続されており、走査用ラ インの走査を行なうようにしてnラインに同一データを 書き込むように制御するものであってもよい。

## [0016]

【作用】請求項1、2及び3の発明では、制御手段によ りラッチ回路に取り込んだ画像データがn ライン分の画 素に書き込まれ、(n-1)走査期間中はシフトレジス タのデータ転送動作が停止され、(n-1)走査期間後 中もゲートラインの走査が行なわれる。

【0017】したがって、nラインに同一データを書き 込まれるようになり、n×nドットを単位程度で表示す るような比較的大きな文字等でも表示エリア全体分(全 画素数分) のデータを転送することなく低消費電流化が 図られる。

#### [0018]

【実施例】以下、本発明を図面に基づいて説明する。

【0019】図1及び図2は、本発明に係る液晶表示装 置の一実施例を示す図であり、本実施例は、アクティブ マトリックスパネルを用いた液晶表示装置に適用したも のである。

液晶表示装置20の回路図であり、図3に示した液晶表 示装置と同一構成部には同一符号を付している。

【0021】図1において、液晶表示装置20は、ガラ ス基板21上にm行n列に配列された走査ライン1とデ ータライン2の各交点にスイッチング素子3と画素容量 4とをマトリックス状(代表的に1組のみ図示する。) に配置し、各走査ライン1をドライバ回路5を介して走 査側シフトレジスタ6に、各データライン2をドライバ 回路7及びラッチ回路8を介してデータ側シフトレジス 10 タ9に、それぞれ接続している。

【0022】このアクティブマトリクス表示方式では、 片方の電極基板の内向面にマトリクス電極と、複数の画 素容量(画素電極)4と、この画素容量4毎にスイッチ ング素子として、例えばTFT (thin film transisto r) 素子を配置して、スイッチング素子をマトリクス駆 動し、スイッチング素子3を介してそれぞれの画素容量 4をスイッチする。上記ドライバ回路5及びシフトレジ スタ6は、ゲートドライバ9を構成し、ドライバ回路 7、ラッチ回路8及びシフトレジスタ9は、ドレインド

【0023】各TFT素子3は、そのゲートがそれぞれ 対応する走査ラインG1~Gnに接続されており、その ドレインがそれぞれ対応するデータライン DL1~DL nに接続されている。また、各TFT素子3は、そのソ ースに画素容量4がそれぞれ接続されており、画素容量 4の他方の電極には、基準電圧の供給されるコモンライ ン(図示せず。)が接続されている。

【0024】上記走査ラインG1~Gnは、ドライバ回 路5を介してガラス基板21上に形成された走査用シフ インシフトレジスタ6には、図外の制御回路から走査シ フトクロック信号CPVと走査側駆動信号 ΦV が入力され る。走査用ラインシフトレジスタ6は、この走査シフト クロック信号CPV及び走査側駆動信号 ΦV に応じて各走 査ラインに順次所定の走査信号G1~Gnを供給する。 また、ドライバ回路5は、例えばバッファにより構成さ れ、図外の制御回路からの出力制御信号により制御され る。上記ドライバ回路5及び走査用シフトレジスタ6 は、ゲートラインドライバ10を構成する。

【0025】上記各データラインDL1~DLnは、ド ライバ回路7及びラッチ回路8を介して上記ガラス基板 21上に形成されたデータ側シフトレジスタ9に接続さ

【0026】データ側シフトレジスタ9には、コントロ ーラ22からデータ転送クロックCPH及びデータDAT Aが入力され、シフトレジスタ9は、データ転送クロッ クCPHによりデータDATAをシフトしてラッチ回路8 に出力する。

【0027】コントローラ22は、ラッチ回路8に取り 【0020】図1は、本発明の液晶表示装置を適用した 50 込んだデータをnライン分の画素に書き込み、(n =

1) 走査期間中はシフトレジスタ9のデータ転送動作を ストップさせるようにデータ転送クロックCPH及びデー タDATAを出力する制御を行なう。

【0028】ラッチ回路8は、ラッチ信号LPによりシ フトレジスタ9からの出力データを取り込んでラッチす

【0029】ドライバ回路7は、ラッチ回路8によりラ ッチされた表示データを増幅してデータライン2に供給 し、当該データライン2を充電する。そして、この表示 信号は、そのとき選択されている走査ライン1に接続さ れているスイッチング素子3を介して、当該走査ライン 1に接続されている画素容量4に印加される。

【0030】次に、本実施例の動作を説明する。

【0031】図2は液晶表示装置20のドレインドライ バ11のタイミングチャートである。

【0032】図2に示すように、コントローラ22から のデータ転送クロックCPH及びデータDATAの出力に よりドレインドライバ11は以下のように制御される。

【0033】図2に示すように、1ライン分のデータ転 送が終えた後、ラッチ信号LPとデータ転送クロックC 20 PHをローレベルに保つ。

【0034】その後、(n-1)走査期間後中も、ゲー ータを書き込むことができる。

【0035】すなわち、ラッチ回路8に取り込んだデー タをnライン分の画素に書き込み、(n-1)走査期間 中はシフトレジスタ9のデータ転送動作をストップさせ るように制御する。

【0036】そして、ラッチ回路8にデータを取り込ん でから、ドライバ回路7を介してアクティブマトリック 30 スLCD部に表示信号を供給する。

【0037】これにより、n×nドットを単位とするよ うな大きな文字等は、1/nのデータで表示が可能であ り、データ転送動作は、従来例の1/nの期間となる。 これは、シフトレジスタ9やラッチ回路8で消費する電 力が1/nになることを意味する。

【0038】また、上記n×nドットを単位とするよう な倍角表示に限らず、粗表示のみの表示装置にも適用可 能である。この場合、粗表示と微細表示に同じドライバ を用いることができ、コストアップを避けつつ低消費電 40 力化を図ることができる。

【0039】以上説明したように、本実施例の液晶表示 装置20は、ガラス基板21上に、走査ラインG1~G nと、データラインDL1~DLn、それら各交点にス イッチング素子としてのTFT素子3と画素容量4とを マトリックス状に配置し、データラインDL1~DLn は、ドライバ回路7及びラッチ回路8を介してデータ側 シフトレジスタ9に接続するとともに、データ側シフト レジスタ9には、コントローラ22からデータ転送クロ ックCPH及びデータDATAが入力され、コントローラ 50 4 画素容量

22は、ラッチ回路8に取り込んだデータをnライン分 の画素に書き込み、(n-1) 走査期間中はシフトレジ スタ9のデータ転送助作をストップさせるようにデータ 転送クロックCP+吸びデータDATAを出力する制御を 行なうようにしているので、n×nドットを単位程度で 表示するような比較的大きな文字等でも表示エリア全体

分(全画素数分)のデータを転送することなく、消費電

【0040】この液晶表示装置20を、時計用のLCD 10 パネルに応用した場合には、時計表示の時は大きな文字 でよいことから液晶表示装置20を低消費電流モードと して用いることができる。

力を1/n程度まで下げることができる。

【0041】なお、本実施例では、ラッチ回路8に取り 込んだデータをnライン分の画素に書き込み、(n-1) 走査期間中はシフトレジスタ9のデータ転送動作を ストップさせるようにしているが、ラッチ回路に保持さ れた画像データを複数ラインに書き込むように制御する ものであればどのような構成及びタイミングでもよいこ とは言うまでもない。

【0042】また、本実施例は液晶表示装置をTFTア クティブマトリックスに適用しているが、これに限定さ れるものではなく、液晶パネルの種類や枚数、配置等は 任意であり、例えばMIM(Metal Insulator Metal) ダイオードを用いたアクティブマトリックス駆動のLC Dについても同様に変更可能であることは勿論である。 【0043】さらに、液晶表示装置を構成する回路やマ トリクス、ゲート数、その種類などは前述した実施例に 限られないことは言うまでもない。

[0044]

【発明の効果】請求項1及び2の発明によれば、ラッチ 回路に保持された画像データを複数ラインに書き込むよ うに制御しているので、n×nドットを単位程度で表示 するような比較的大きな文字等でも表示エリア全体分 (全画素数分) のデータを転送することなく低消費電流 化を図ることができる。

【図面の簡単な説明】

【図1】本発明に係る液晶表示装置の一実施例の回路構 成図である。

【図2】同実施例の液晶表示装置の走査時のタイミング チャートである。

【図3】従来の液晶表示装置の回路構成図である。

【図4】従来の液晶表示装置の走査時のタイミングチャ ートである。

【図5】従来の液晶表示装置の縦4倍横4倍の倍角表示 例を示す図である。

【符号の説明】

- 1 走査ライン
- 2 データライン
- 3 TFT素子

(5)

特開平7-199873

8

5,7 ドライバ回路

6,9 シフトレジスタ

8 ラッチ回路

10 ゲートドライバ

\*11 ドレインドライバ


20 液晶表示装置

21 ガラス基板


\* 22 コントローラ

【図1】

10. ゲートドライバ








LP:ラッチ信号 Cpn:データ転送クロック

(6)

特開平7-199873

[図4]



LP:ラッチ信号 CPH:データ転送クロック

【図5】

